在半導體工藝的激烈競爭中,Intel、臺積電和三星三大巨頭正全力沖刺2nm節點,以期在未來的芯片市場中占據一席之地。近日,半導體研究機構TechInsights和SemiWiki發布了Intel 18A(1.8nm級)和臺積電N2(2nm級)工藝技術的關鍵細節。
從能效角度來看,臺積電N2制程在相同電壓下可將功耗降低24%至35%,或將性能提高15%,晶體管密度是上一代3nm工藝的1.15倍。這些指標的提升得益于臺積電的新型全環繞柵極(GAA)納米片晶體管以及N2 NanoFlex設計技術。相比之下,三星SF2(2nm)相比上一代SF3(3nm)功耗降低了約25%,略遜于臺積電的30%左右。而Intel 18A的能效數據則因缺乏足夠對比信息而未能納入分析。
在性能方面,TechInsights通過標準化計算得出,Intel 18A的性能值為2.53,位居榜首;臺積電N2性能值為2.27,緊隨其后;三星SF2性能值為2.19,位列第三。在高密度邏輯單元晶體管密度方面,臺積電以313 MTx/mm2遙遙領先于三星的231 MTx/mm2和Intel的238 MTx/mm2。
對于尖端制程來說,良率是極為關鍵的議題。臺積電報告稱,其256Mb SRAM陣列的平均良率為>80%,峰值良率為>90%,顯示出出色的低缺陷密度。相比之下,三星第二代3nm因良率問題而苦苦掙扎,據傳僅20%,并因此失去客戶。而關于Intel 18A良率只有10%的傳聞,TechInsights強調這并非事實,實際良率要好得多。
據傳,臺積電將對其每片2nm晶圓收取約30,000美元的費用,這一價格達到了3nm晶圓的1.5倍。然而,考慮到密度僅是3nm晶圓的1.15倍,這意味著晶體管成本的急劇增加,可能使得客戶難以接受。因此,有報道稱蘋果可能會因2nm高昂的價格而放棄率先采用。
在背面供電技術方面,Intel 18A有望成為2025年首個實施該技術的工藝制程。相比之下,三星的SF2P工藝將于2026年實施背面供電,而臺積電則可能需要等到2026年或2027年才能在其A16工藝上實施。
本文鏈接:http://m.www897cc.com/showinfo-27-130930-0.htmlIntel 18A、臺積電N2與三星SF2全面解析
聲明:本網頁內容旨在傳播知識,若有侵權等問題請及時與本網聯系,我們將在第一時間刪除處理。郵件:2376512515@qq.com
上一篇: 百度文心大模型全面升級與開源計劃
下一篇: 本田:不會考慮對日產發起惡意收購